PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01192174 A

(43) Date of publication of application: 02.08.89

(51) Int. CI

H01L 29/78

(21) Application number: 63016484

(22) Date of filing: 27.01.88

(71) Applicant:

HITACHI LTD

(72) Inventor:

IIJIMA TETSUO MURAMATSU AKIRA

(54) SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: Not only to improve a device in breakdown strength but also micronize a cell in size by a method wherein a trench is provided so as to reach to a drain region, a gate oxide film is formed on the inner wall of the trench, and the oxide film formed on the base of the trench is made thicker than one formed on the side wall or other parts of the trench.

CONSTITUTION: A source region 6 is formed on a primary face of a semiconductor substrate 2 in a grating. A trench (deep groove) 11 is provided along a center of the source region 6. The base of the trench 11 reaches an epitaxial layer 3 or a superficial layer of the semiconductor substrate 2 penetrating a channel forming layer 20. A gate oxide film 7 is provided covering the inner wall of the trench 11. The gate oxide film 7 is 500Å in thickness at the side wall of the trench and 2000Å ~3000Å thick at the base of the trench 11. A device of this design is formed in such a structure that the gate oxide film 7 is provided onto the wall of the trench 11 and a gate electrode buried in the trench 11, so that the cell can be diminished in size. A gate oxide film formed on the base of a trench is made thick, wherefore an electric field

between a gate and a drain is alleviated and the drain is improved in breakdown strength.

COPYRIGHT: (C)1989,JPO&Japio



@ 公 開 特 許 公 報 (A) 平1-192174

⑤Int. Cl. 4

·識別記号

庁内整理番号

43公開 平成1年(1989)8月2日

H 01 L 29/78

3 2 1

V-8422-5F

審査請求 未請求 請求項の数 4 (全10頁)

図発明の名称 半導体装置

②特 願 昭63-16484

20出 願 昭63(1988) 1月27日

伽発明者 飯島

哲 郎

群馬県高崎市西横手町111番地 株式会社日立製作所高崎

工場内

個発明 者

村 松

彭

群馬県高崎市西横手町111番地 株式会社日立製作所高崎

工場内

勿出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

個代 理 人 弁理士 菊田 純一

明細・

- 発明の名称
 半導体装置
- 2. 特許請求の範囲
 - 1. 半導体基板主面に設けられたトレンチと、このトレンチの内壁面を被う絶縁膜とを有する半 導体装置であって、前記トレンチの底部の絶縁 膜はトレンチ側壁の絶縁膜の厚さに比較して厚 く形成されていることを特徴とする半導体装置。
 - 2. 前記トレンチの底部の絶縁膜はトレンチ側壁 の絶縁膜の厚さに比較して少なくとも1.5乃 至2倍以上の厚さとなっていることを特徴とす る特許請求の範囲第1項記載の半導体装置。
 - 3. 第1 導電型の半導体基板と、この半導体基板 の主面に設けられた第2 導電型のチャネル形成 層と、前記チャネル形成層表面に部分的に設け られた第2 導電型からなるソース領域と、前記 ソース領域の中央部に設けられかつ前記チャネ ル形成層を買いて前記基板に達するトレンチと、 前記トレンチの内鹽面を被うゲート酸化膜と、

前記ゲート酸化膜に重なりかつ前記トレンチを 埋め込んだゲート電極と、前記ゲート電極およ びトレンチならびにトレンチ周縁部分のソース 領域を被う絶縁膜と、前記ソース領域およびチャネル形成領域に電気的に接触するソース電極 と、前記基板の裏面に設けられたドレイン電極 とを有することを特徴とする半導体装置。

- 4. 前記半導体基板の表面は一定の厚さに亘って 不純物濃度が低い層が設けられ、この不純物濃 度が低い層上に前記チャネル形成層が設けられ ていることを特徴とする特許請求の範囲第3項 記載の半導体装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置、特にパワーMOSFE T (メタル・オキサイド・セミコンダクタ型電界 効果トランジスタ)単体またはパワーMOSFE Tを組み込んだMOSIC等の半導体装置に関す

〔従来の技術〕

また、この文献には「低耐圧MOSFETのオン抵抗はチャネル部の抵抗でほぼ決まる。チャネル部の抵抗は、並列接続するセルの数を増やせば小さくできる。このため、微細加工が生きる。」とも記載されている。

については、株式会社プレスジャーナル発行「月 刊セミコンダクター ワールド (Semicon -ductor World)」1986年10 月号、昭和61年9月15日発行、P65~P6 9に記載されている。この文献には、ゲート酸化 膜形成技術における問題として下配のことが記載 されている。すなわち、「トレンチキャパシタに おけるゲート酸化膜形成技術は、必ず存在する凸 型、あるいは凹型コーナーにおけるリーク電波を いかに抑えるかに要約される。コーナーにおける リーク電流増大の原因は大きく分けて2つある。 1つはコーナーそのものによる電界集中であり、 もう1つはコーナーに形成した酸化膜が薄くなる 現象に起因するものである。これに対し、RIE によるトレンチ加工を行った直後の鋭利なコーナ ーを丸めることにより対処できる。丸められたコー ーナーではそこに形成されるゲート酸化膜の薄膜 化が抑制されるとともに、電界集中も緩和される。 」なる旨記載されている。

[発明が解決しようとする課題]

さらに、セルの密度を高くする方法に関しては、 以下のような記載がある。すなわち、「セルの密 度を高くする有効な方法に溝型MOSFETがあ る。 V 溝型は以前からある。溝側面がチャネルと なり、縦方向に電流が流れる。 松下は溝の先端部 の電界を緩和するため V 溝の先端を丸くした U 溝 を採用している。 セル密度を上げてオン抵抗を小 さくするためである。

もっとセル密度を上げるにはSI基板と垂直に 溝を掘ればよい。U溝は垂直にはなっていなかっ た。こうして隣接する垂直溝のピッチが17μm のMOSFETを開発した。耐圧50VのMOS FETのオン抵抗は13mΩ、オン抵抗と面積の 積は187mΩ・mm²だった。溝のピッチを1 0μm以下にしたり、溝を深くすれば、オン抵抗 はもっと下がる。」と記載されている。

一方、MOSメモリにおいては、より高集積度 化を提供した構造として深沸 (トレンチ)を利用 してキャパシタを形成したトレンチキャパシタが 開発されている。たとえば、トレンチキャパシタ

近年パワーMOSFETは、微細化技術の進歩に伴い、10mΩレベルまで低オン抵抗化が進んできた。この微細化技術は、MOSFETの単位セルサイズを20μm程度まで縮小したことにより実現できたものである。各社共低オン抵抗(Rακ)化の傾向は低耐圧60V~100Vクラスで顕著であるが、微細化により、浅い接合での耐圧特性の確保および平面構造(DSAタイプ)のホトレジスト上の制約からセル縮小には限度がある。

第13図は従来のプレーナ型縦型MOSFETの断面構造である。MOSFETのセル1は、第13電型、たとえば、n+形のシリコン(Si)からなる半導体基板2上に設けられたn-形のエピタキシャル層3の表層に縦横に規則正しく複数整列形成される。

前記エピタキシャル暦3の表層部分には略矩形 状となる p 形のウェル領域4 が設けられる。この ウェル領域4 は半導体基板2の主面に縦横に一定 間隔(c)隔てて複数形成される。したがって、 前紀半導体基板2の主面には、c なる幅を有しか つ格子状に前記エピタキシャル層 3 が露出するようになり、ドレイン表層部 5 を形成する。

また、前記ウェル領域4の表面領域には、ウェール領域4の周囲に沿ってリング状に n * 形の・ル領域6 が設けられている。また、前記ウェル領域6 が設けられている。ドレイン最層部5 にないがしたが一トではないがしたが一トではないがしたが一トではないができた。また、当時ではないができた。というのはは、ゲートではないができたができたができたができたができたができたができた。というのははないができた。というのははないができた。というのははないができた。というのはないができた。というのはないができた。というのに変している。をできた。

このようなMOSFETのセルにおいて、セルサイズの寸法を制約する部分は大きく分けてa~dとなる。aはゲート・ソース間の絶縁距離、bはチャネル長、cはベース接合間のドレイン領域長、dはソースコンタクト長である。これらのうち、aとdは微細化に伴い短縮方向にあるが、b

c は素子特性 (耐圧、オン抵抗等) から最適長が あり割約をうける。

そこで、本発明者は、溝幅が最も狭いトレンチを利用してパワーMOSFETセルを形成すれば、 一層セルサイズの小型化が図れることに気が付いた。

しかし、従来技術によるトレンチを利用してそのままパワーMOSFETセルを形成した場合、つぎのような問題が生じる。

すなわち、第14図に示されるように、半導体 基版2に設けたトレンチ11の内壁にゲート酸化 膜(絶縁膜) 7を設け、その後ゲート酸化膜 7に 重ねるようにしかつトレンチ11を埋めるように ゲート電極8を設けた場合、前述のように、従来 技術によるトレンチ11にあっては、トレンチ1 1 の底の隅(コーナーE」)では、絶縁膜形成時 膜の成長状態が悪く、E」の部分に設けられた膜 質は悪くかつ膜厚も確くなるという問題が生じる。 この結果、絶縁膜の耐圧が低下し、ゲート電極8 と半導体基板2で構成されるドレインとの間でブ

レイクダウンが発生してしまう。

また、ドレインーゲート間に電圧を印加すると、 トレンチ底隔部の基板部分E。に電界が集中して 耐圧特性の低下が生じ、全体として破壊耐量の低 下が起きるといった従来のVMOS構造と同一の 問題が生じる。

本発明の目的はMOSFBTのセル寸法を微細 化できる構造の半導体装置を提供することにある。

本発明の他の目的は、破壊耐量の大きいパワー MOSFETを提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および添付図面からあき らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの長要を簡単に説明すれば、下記のとおりである。

すなわち、本発明のトレンチ型縦型パワーMO SFETは、ドレインとなる半導体基板の主面に チャネルを形成するためのチャネル形成層が設け

(作用)

上記した手段によれば、本発明のトレンチ型縦型パワーMOSPBTは、ドレイン上に設けられたチャネル形成層の一部表面に設けられたソース領域の中央に前記ドレインに達するトレンチが設けられ、かつこのトレンチにはゲート酸化限を介在させてゲート電極が設けられた構造となっていることから、セルを小型にすることができ、オン

抵抗を小さくできるとともに、チップサイズの小型化あるいは高集積度化が達成できる。また、本発明のトレンチ型縦型パワーMOSFETは、トレンチ内壁に設けられたゲート酸化膜の厚さに比較して4万至6倍以上と厚くなっていることから、ゲート酸化膜の膜質が必ずしも良好でなくとも、絶縁耐圧が向上するとともに、トレンチ底コーナ部分の電界集中が緩和され絶縁耐圧が向上する。

(実施例)

以下図面を参照して本発明の一実施例について説明する。

第1図は本発明の一実施例による総型パワーMOSFETの一部を示す斜視図、第2図は同じく 縦型パワーMOSFETの製造工程を示すフロー チャート、第3図~第12図は同じく縦型パワー MOSFETの各製造段階を示す図であって、第 3図はソース領域が形成されたウェハの断面図、 第4図はトレンチが設けられたウェハの断面 第5図は二層に絶縁膜が設けられたウェハの断面 図、第6図は上層の絶縁膜が異方向エッチングでされた状態を示すウエハの断面図、第7図はLOCOS法によってトレンチ底の絶縁膜の厚膜化を図った状態を示すウエハの断面図、第8図はトレンの断面図、第9図はゲート酸化膜を形成した状態を示すウエハの断面図、第11図はゲート電極を形成した状態のウエハのはケート電極を形成した状態のウェハの断面図である。

この実施例のトレンチ型縦型パワーMOSFE
Tにおけるその要部、すなわち、セル部分は、第
1 図に示されるような構造となっている。同図において、一点鎮線間Wが断面的な単一のセル1部分(セル長さ)であり、一点鎮線枠で囲まれる領域が平面的に見た単一のセル1部分である。このようなセル1は、単一の縦型パワーMOSFETにあって、縦横に規則正しく多数配設されている。セル1は、不純物濃度が10 *** c m - ** 程度とな

る厚さ100μm前後のn+形(第1-導電形)の シリコンからなる半導体基板2の主面(上面)に 設けられる。すなわち、半導体基板2の主面には 不純物濃度が1018cm-3程度となる厚さ5μm ~10μmのn‐形のエピタキシャル層3が設け られているとともに、このエピタキシャル層3の 上には不能物濃度が1017cm-3程度となる厚さ 3 µ mのp形のチャネル形成層 2 0 が設けられて いる。また、この半導体基板2の主面、すなわち、 チャネル形成層20の表層部には不純物濃度が1 O * ° c m - *程度となるソース領域 6 が設けられて いる。このソース領域6は半導体基板2の主面に 格子状に設けられる。また、このソース領域6は その幅が7μm程度となるとともに、ソース領域 のピッチは10μm程度となっている。また、前 記ソース領域6は0.5μmの深さとなっている。

一方、前記ソース領域 6 の中央に沿ってトレンチ (深溝) 1 1 が設けられている。このトレンチ 1 1 は、その幅が 1 μ m となるとともに、深さは 前記チャネル形成層 2 0 を買いて半導体基板 2 の

表層のエピタキシャル層3に達するように、たと えば、5μmとなっている。また、このトレンチ 11には、トレンチ11の内壁を被うようにゲー **ド酸化膜 7 が設けられている。このゲート酸化膜** 7は、その厚さがトレンチ11の側壁部分で50 0 人となり、トレンチ11の底部で2000人~ 3000人となっている。また、トレンチ11内 にはゲート酸化膜でに重なりかつトレンチ11を 埋めるようにポリシリコンからなるゲート電極 8 が設けられている。また、前記トレンチ11の上 には一定幅を有して絶縁膜21が設けられている。 この絶縁膜21は、たとえば、厚さ6000人の PSG (リンシリケートガラス) によって形成さ れ、前記ゲート電極8を被うとともに、トレンチ 11の緑からわずかに張り出してソース領域6の 一部をも被うようになっている。また、前配絶縁 膜21およびソース領域6ならびに露出するチャ ネル形成階20の裏面には、厚さが3 um~3. 5 μm程度となるアルミニウム (Al) からなる ソース電極10が設けられている。さらに、前記

半導体基板2の裏面(下面)には、厚さ数μmの ドレイン電極22が設けられている。

このようなトレンチ型縦型パワーMOSFETにあっては、トレンチ11の側壁にゲート酸化膜7を設け、かつトレンチ11内にゲート電極8を埋め込む構造となっていることがら、セルサイズ(W)を10μmとすることができる。この結果、低耐圧パワーMOSFETのオン抵抗を2~3mΩと小さくできる。また、セルサイズの縮小によって、パワーMOSFETチップの小型化あるいは高集積度化(セル数増大)が達成できる。

また、このトレンチ型軽型パワーMOSFETは、ゲート電極8を狭く深いトレンチ11内に設けているが、トレンチ11の内壁面に設けられたゲート酸化膜7は、FET動作に直接関与するゲート酸化膜以外のトレンチ11の底の部分(この部分を説明の便宜上、以下、厚膜絶縁膜19とも称する。)は、FET動作に直接関与するゲート酸化膜7の500人に比較して、4倍乃至6倍となる2000人~3000人と厚くなっているた

壁の厚さの4倍から6倍と厚くなっていることから、真性酸化膜耐圧は充分となる。 また、この構造によれば、トレンチ底のゲート酸化膜の厚膜化によってゲート・ドレイン間の電界も緩和される結果、ドレイン耐圧が向上する。 さらに、この例では、ゲート耐圧およびドレイン耐圧の増大により、破壊耐量も向上する。

め、ゲート酸化膜の耐圧が向上する。一般に、皮

性酸化膜耐圧は8MV/c.m~10MV/cmで

あるが、トレンチ底部では膜質の低下により、耐

圧が半分以下になることが予想されるので、膜厚

を単純に2倍にすれば、真性酸化膜耐圧に近づけ

ることができる。この例では、ゲート酸化膜での

トレンチ11の底での厚さは、トレンチ11の側

つぎに、このようなトレンチ型の縦型パワーM OSFETの製造方法について説明する。

トレンチ型縦型パワーMOSFETのセル部分は、第2図のフローチャートに示されるように、 エピタキシャル成長、ソース領域形成、トレンチ 形成、トレンチ底絶縁膜厚膜化、ゲート酸化膜形

成、ゲート電極形成、ドレイン電極形成の各工程 を経て製造される。

トレンチ型縦型パワーMOSFETの製造にあ っては、第3図に示されるように、n・形のシリ コンからなる半導体基板2の主面に n - 形のエピ タキシャル層 3 を有するウエハ (半導体薄板) 2 3が用意される。この半導体基板2は厚さが40 0μπ程度となるとともに、その不純物濃度は1 0 * 1 c m 3 となっている。また、前記エピタキシ +ル層3はその厚さが5μm~10μm程度とな っているとともに、不純物濃度は10%cm~3程 度となっている。そして、この半導体基板2の主 面、すなわち、エピタキシャル層 3 上には 3 μ m の厚さのチャネル形成層20が設けられている。 また、このチャネル形成層20の表層部には格子 状にn゚形のソース領域6が設けられている。こ のソース領域6はその幅が7μmとなるとともに、 深さは0.5μmとなっている。また、このソー ス領域 6 はその不純物 湿度が 1 0 ** c m - 3 となっ ている。また、格子状に設けられたソース領域 6

のピッチ(W)は 10μ mとなっている。そして、 このピッチWが単一のセル1の長さとなる。

つぎに、第4図に示されるように、ウエハ23 の主面には絶縁膜24が設けられるとともに、常 用のホトリソグラフィによって、前記ソース領域 6の中央に沿ってトレンチ (深溝) 11 が形成さ れる。このトレンチ11は、ソース領域6の中央 に沿って設けられることから、ウエハ23の主面 に格子状に設けられることになる。そして、この トレンチ11で取り囲まれた領域、厳密にはトレ ンチ11の中心に亘るWなる幅領域が単一のセル 1となる。前記トレンチ11はその溝幅が1μm. 深さが5μmとなり、ソース領域6の下層のチャ ネル形成層20を貫ら抜いてエピタキシャル層3 に違する。なお、このトレンチ11の形成時、エ ッチング条件を選択して、トレンチ11の底のコ ーナー部分が丸みを帯びるようにし、後に重ねて 形成する絶縁膜がコーナー部分で薄くなったり、 あるいは膜質が悪くなるのをできるだけ防ぐよう

にする。

つぎに、前記絶縁膜24は除去される。その後、第5図に示されるように、ウエハ23の主面には400人の厚さのSiО。膜25およびこのSiО。膜25比に進ねられる1200人のSi。N。膜26が設けられる。その後、異方性エッチング(プラズマエッチング)によって、ウエハ23の主面に沿うSi。N。膜26部分がエッチングされる。この結果、第6図に示されるように、ウエハ23の主面およびトレンチ11の底面のSi。N。膜26が発出に延在する例壁面にのみSi。N。膜26が残留する。

つぎに、この状態で酸化処理(LOCOS法) が施される。すなわち、ウエハ23は酸化処理される結果、第7図に示されるように、ウエハ23 の主面およびトレンチ11の底面には2000人 ~3000人に及ぶSiO。膜が形成される。この厚いSiO。膜部分(厚膜絶縁膜19)は、L OCOS処理のため、その両端部分、すなわち、トレンチ11の底コーナー部分がパードピーク構

なる絶縁膜を形成する。この絶縁膜はトレンチ11の側面の部分がゲート酸化膜7として使用される。トレンチ11の底の厚膜絶縁膜19は2000人へ3000人となり、トレンチ11の側面のゲート酸化膜7部分に比較して4~6倍の厚さとなる。また、トレンチ11の側面からトレンチ11の底に至るコーナー部分でのゲート酸化膜7は、底に向かうにつれて徐々に厚くなるいわゆるバードビーク構造となっている。

つぎに、第10図に示されるように、ウエハ23の主面全域にポリシリコン(Poly Si)膜が蒸着形成される。この際、同時にポロン(B・)がドープされる。この結果、このポリシリコン膜27はその電気抵抗値が低くなる。また、前記ポリシリコン膜27は1μm弱の幅を有するトレンチ11を埋め込むに充分な量形成される。

つぎに、第11図に示されるように、前記ソース領域6の上面よりも上方に存在するSiO: 膜25およびポリシリコン膜27はエッチング除去される。この結果、トレンチ11内にはポリシリ

造となり、トレンチ!1の側面からトレンチ11 の底に亘る部分では、SiiN。膜26の厚さが 給々に厚くなる。

なお、トレンチの側面から底に亘って絶縁膜が 徐々に厚くなるこの構造は、トレンチ 1 1 の側面 のSi。N。膜 2 6 およびSiO。膜 2 5 を除去 しかつ再びゲート酸化膜を形成した場合も残留し た厚膜絶縁膜 1 9 との兼ね合いから生じ、これが、 トレンチ 1 1 の底コーナーでの耐圧の向上に繋が ることになる。

つぎに、第8図に示されるように、前記Sia Na 膜26およびトレンチ11の側面のSiOa 膜25をエッチング除去する。前記Sia Na 膜26は熱リン酸系エッチャントを、厚膜絶縁膜1 9はふっ酸系エッチャントを用いてエッチングする。この一連のエッチングによって、トレンチ1 1の底の厚膜絶縁膜19およびウエハ23の主面のSiOa 膜25が残留する。

つぎに、第9図に示されるように、再びウエハ 23の主面全域に厚さ500人のSiOz 腹から

コン膜 2 7 によってゲート電極 8 が形成されることになる。その後、第12 図に示されるように、前記トレンチ 1 1 上に厚さ 6 0 0 0 人の P S G (リンシリケートガラス) 膜からなる絶縁膜 2 1 が、 C V D 技術および常用のホトリソグラフィによって形成される。この絶縁膜 2 1 はその両側がトレンチ 1 1 の縁よりも張り出して、ソース領域6のトレンチ 1 1 便縁上に延在している。

つぎに、第12図に示されるように、前記ウエハ23の主面には、 $3 \mu m \sim 3$. $5 \mu m$ の厚さにアルミニウム(A 2)が落着され、A 2 からなるソース電極10が形成される。その後、ウエハ23の裏面(下面)はエッチングされる。このエッチングによって、半導体基板2は100 μ m程度の厚さとなる。

つぎに、前記ウエハ23の裏面には、ドレイン 電極が形成される。これによってトレンチ型総型 パワーMOSFETのセル1の製造が終了する。

このようなトレンチ型縦型パワーMOSFBT にあっては、つぎのような効果を奏することにな る.

(1) 本発明のトレンチ型縦型パワーMOSFE Tは、トレンチの側面にゲート酸化膜を設けトレ ンチ内にゲート電板を設けた構造となっていて、 トレンチの側面をチャネルとして利用する構造と なっていること、トレンチはその幅が1μmと極 めて狭いこととによって、セルサイズを10μm と小さくすることができるという効果が得られる。 (2)上記(1)により、本発明のトレンチ型縦 型パワーMOSFETは、セルサイズを10μm と小さくできることから、オン抵抗を2~3mΩ と小さくすることができるという効果が得られる。 (3)上記(1)により、本発明のトレンチ型縦 型パワーMOSFETは、セルサイズを小型にで きることから、縦型パワーMOSFETチップの 小型化を達成することができるという効果が得ら ns.

(4)上記(1)により、本発明のトレンチ型縦型パワーMOSFETは、セルサイズを小型にできることから、縦型パワーMOSFETの高集積

化膜の耐圧向上、電界集中による耐圧向上により、 全体として破壊耐量が向上するという効果が得ら れる。

(8)上記(1)~(7)により、本発明によれば、静電破壊耐量が高くかつオン抵抗の小さい小型の縦型パワーMOSFETを提供することができるという相乗効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本発明は上記実施例 に限定されるものではなく、その要旨を逸脱しない い範囲で種々変更可能であることはいうまでもない。たとえば、トレンチの底の部分のゲート酸化 膜(絶縁膜)の厚さを厚くする方法としては、ト レンチ11の底に直接酸素を打ち込む方法でもよい

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるトレンチ型級型パワーMOSFETの製造技術に適用した場合について説明したが、それに限定されるものではなく、このようなトレンチを利用した半

度化を達成することができるという効果が得られ る。

(5)本発明のトレンチ型経型パワーMOSPE Tは、トレンチにゲート酸化膜を設けた構造となっているが、トレンチの底のゲート酸化膜、すな わち、絶縁膜の厚さは、実効的にPET動作させ るゲート酸化膜部分の厚さの4倍乃至6倍となっ ていることから、仮にトレンチの底コーナー部分 の絶縁膜の質が悪くても、厚さで補塡できるため、 所望の真性酸化膜耐圧を得ることができるという 効果が得られる。

(6)上記(5)により、本発明のトレンチ型縦型パワーMOSFETは、トレンチの底のゲート酸化膜の厚さが数千人と厚くなっていることと、底部の絶縁膜の協がパードビーク構造となっているため、コーナー部分の絶縁膜の厚さが厚く、この結果、電界集中が緩和され耐圧の劣化が起き難くなるという効果が得られる。

(7)上記(1)および(6)により、本発明の トレンチ型縦型パワーMOSFETは、ゲート酸

導体装置、たとえば、トレンチキャパシタの製造 等に適用できる。

(発明の効果)

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

4. 図面の簡単な説明、

* * . . . * .

第1図は本発明の一実施例による疑型パワーM OSFETの一部を示す斜視図、

第2図は同じく縦型パワーMOSFETの製造 工程を示すフローチャート、

第3図は同じく縦型パワーMOSFETのセル 部の製造におけるウエハの断面図、

第4図は同じくトレンチが設けられたウェハの 断面図、

第5図は同じく二層に絶縁膜が設けられたウェ ハの断面図、

第6図は同じく上層の絶縁膜が異方向エッチングされた状態を示すウエハの断面図、

第7図は同じくLOCOS法によってトレンチ 底の絶縁膜の厚膜化した状態を示すウェハの断面 図。

第8図は同じくトレンチの側壁の絶縁膜を除去 した状態を示すウエハの断面図、

第9図は同じくゲート酸化膜を形成した状態を 示すウエハの断面図、

27・・・ポリシリコン膜。

代理人 弁理士 菊田純一

第10図は同じくポリシリコン膜を形成した状態を示すウェハの断面図、


第11図は同じくゲート電極を形成した状態の ウェハの断面図、

第12図は同じくソース電極を形成した状態の ウェハの断面図、


第13図は従来の模型パワーMOSFETの要 部を示す模式的断面図、

第14図は本発明者の試みたトレンチ型経型パワーMOSFETのトレンチ底のプレイクダウンを説明する模式図である。


1・・・セル、2・・・半導体基板、3・・・エピタキシャル層、4・・・ウェル領域、5・・・ドレイン表層部、6・・・ソース領域、7・・・ケート酸化膜、8・・・ゲート電極、9・・・・ 地縁膜、10・・・ケートで 中膜絶縁膜、21・・・ドレンチ、19・・・ 早膜絶縁膜、22・・・ドレイン電極、23・・・ウェハ、24・・・ 絶縁膜、25・・・Siの 腺、26・・・Sin Na 膜、




特開平1-192174 (9)



., * * , ; + * .





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.